Altera 发布 Agilex 2X 系列 FPGA，面向边缘物理 AI
Altera 公布 Agilex 2X 系列 FPGA，支持边缘物理 AI 应用
Altera 的新一代 FPGA 来了，4 个型号共用一套软件栈，主打边缘物理 AI，Agilex 27 能效提升 1.8 倍。
Altera 于 10 月 28 日公布 Agilex 2X FPGA 产品组合，包含 Agilex 27、Agilex 25、Agilex 23、Agilex 22 四个器件系列，全部共享同一套软件堆栈。率先推出的 Agilex 27 采用第三代 HyperFlex 互连结构，实现 1.8 倍代际能效提升，支持 256Gbps 可配置收发器和 800G/1.6T 以太网硬化 IP，内存接口覆盖 DDR5/LPDDR5X/LPDDR6。该系列引入增强型 AI 张量 DSP 模块与最新 Arm 内核，定位边缘物理 AI 及数字 AI 基础设施。Agilex 27 工程样品芯片预计 2027 年下半年推出。
Altera 公布 Agilex 2X 系列 FPGA，支持边缘物理 AI 应用
IT之家 10 月 29 日消息，FPGA（现场可编程门阵列）企业 Altera 美国当地时间 28 日公布了其全新产品组合 Agilex 2X。这一系列新品 旨在支持包括边缘物理 AI 和为其提供动力的数字 AI 基础设施在内的全方位智能系统 。 Agilex 2X 基于 Altera 的成熟架构，同时引入了多项关键创新：增强型 AI 张量 DSP 模块、最新 Arm 内核、高带宽连接、端到端安全。这些改进为用户带来实际的体验优化。 该产品家族包括 4 个具体的器件系列 Agilex 27 、Agilex 25、Agilex 23、Agilex 22， 所有产品均支持一套相同的软件堆栈 。 此次率先推出的 Agilex 27 面向处理和带宽密集型应用。其采用第三代 HyperFlex 互连结构，实现了 1.8 倍的代际能效提升；支持自适应逻辑模块模式；提供至高 256Gbps 可配置收发器、800G / 1.6T 以太网硬化 IP、DDR5 / LPDDR5X / LPDDR6 内存接口、MIPI C-PHY 2.1 与 D-PHY 3.0、UCIe。其工程样品芯片预计将于 2027 年下半年推出。 此外，Agilex 25 提供高性能架构和嵌入式计算，针对多种场景优化了 I/O、收发器、外围；Agilex 23 成了嵌入式计算、实时处理、功能安全功能；Agilex 22 非常适合以 I/O 为中心的系统。
