RISC（常指 RISC-V 开源指令集架构）是一种基于精简指令集计算（RISC）理念的自由开放 CPU 架构标准，由 RISC-V International 基金会维护，任何厂商均可免授权费使用并自定义扩展。凭借模块化、无地缘限制的特点，它正从嵌入式与物联网领域向服务器 CPU、AI 推理和车规芯片等高价值市场扩展，被视为 x86 与 ARM 之外的第三条芯片路线。
RISC-V 近期进展
生态与资本动向
资本层面同样活跃：RISC-V 阵营代表性公司 Tenstorrent 于近期完成 15 亿美元 E 轮融资，投后估值达 62 亿美元，反映投资者对开放架构替代路线的信心。产业合作方面，SiFive 与 AMD 合作优化 ROCm 软件栈在 RISC-V 服务器上的 AI 性能；Axelera AI 则推出基于该架构思路的 AIPU 芯片 Europa，算力达 629 TOPS。学术界也持续关注，arXiv 上已出现针对 RISC-V 架构在机器学习领域应用的系统性调研报告。
当前焦点与观察点
当前讨论集中在三个方向：一是高性能化，8 宽乱序核、服务器 CPU 和 AI 超级节点的出现，标志着 RISC-V 不再局限于微控制器；二是标准化与软件生态，RVA23 规范和 ROCm 适配试图解决碎片化与工具链短板；三是功能安全与垂直行业渗透，车规 ASIL-D 认证为进入自动驾驶供应链铺路。争议点在于高性能场景下其性能与成熟 x86/ARM 方案的差距，以及生态碎片化风险。未来一年值得观察的指标包括：首款量产 RISC-V 服务器的实际部署规模、RVA23 兼容处理器的交付进度，以及车规 IP 在主流车企设计中的导入情况。