消息称三星电子计划明年初完成先进封装技术“3D Cube-H”开发
三星把封装端子间距从 25 μm 压到 6 μm，靠混合键合垂直堆芯片，直接冲着超高性能 AI 芯片去的。做 AI 硬件采购和代工供应链的都该盯一下，这会影响下一代 HBM 和 AI 加速器的产能格局。
韩媒 ZDNET Korea 11 月 10 日报道，三星电子计划在明年初完成先进封装技术“3D Cube-H”的开发。3D Cube 是将多颗芯片垂直堆叠的封装技术，三星此前已开发基于热压键合（TC Bonding）的 3D Cube-T，目前研发的是采用混合键合（Hybrid Bonding）的 3D Cube-H，主要面向超高性能 AI 芯片。
技术指标上，三星正在开发的 3D Cube-H 端子间距约为 6 μm，而传统 TC 键合芯片的端子间距至少约 25 μm。混合键合能大幅提高芯片间连接密度，降低每比特能耗，散热表现也优于 TC 键合。
业内人士透露，三星计划明年初完成首个设计套件，之后与潜在客户开展评估。若开发成功，三星晶圆代工业务有望借此争取大客户订单，与台积电等对手在 AI 芯片先进封装赛道展开竞争。
IT之家 11 月 10 日消息，韩媒 ZDNET Korea 今日报道称，三星电子已制定计划，力争明年初完成先进封装技术“3D Cube-H”的开发工作。 据报道，3D Cube 是一种将多颗芯片垂直堆叠的先进封装技术。与传统的芯片水平排列结构相比，3D Cube 能够在相同面积内集成更多晶体管。三星电子此前已开发热压键合（TC Bonding）技术的 3D Cube-T，目前正在研发混合键合（IT之家注：Hybrid Bonding）的 3D Cube-H。 3D Cube-H 的主要应用方向是超高性能 AI 芯片。如果三星电子能够成功开发这项技术， 其晶圆代工业务有望拿到大客户订单 。 一位熟悉相关情况的业内人士表示：“三星电子此前一直在积极开发面向 3D 系统（逻辑）芯片的混合键合技术。公司计划在明年初完成首个设计套件，之后将开始与潜在客户进行评估。” 三星电子一直在开发端子间距（Pitch）约为 6 μm 的 3D Cube-H。作为对比，目前采用传统 TC 键合技术的芯片，其端子间距至少约为 25 μm，3D Cube-H 的间距要小得多。 另一位半导体行业人士表示：“采用混合键合技术能够大幅提高芯片之间的连接密度，同时降低每比特能耗。在散热方面，该技术也比 TC 键合更具优势。”
本条情报归属 AITOP「行业」核心追踪栏目。涉及核心实体与技术议题包括：三星电子、3D Cube-H、混合键合、先进封装，读者可通过下方标签进入对应专题页查阅历史脉络与关联对比。
信源核验说明：本文原始线索采编自「IT之家」，经 AITOP 多维评分管线结构化提炼。