10nm 指晶体管栅极特征尺寸在 10 纳米级别的先进制程节点，是衡量芯片制造工艺水平的重要分水岭。如今“10nm 以下”已成为逻辑芯片与 DRAM 共同竞逐的领域，传统逻辑制程由台积电、三星、英特尔推进至 2nm 乃至 14A，而 DRAM 厂商也正用 1b、1c 纳米等“亚 10nm”命名方式追赶，行业竞争焦点从单一线宽转向架构与光刻技术的综合创新。
10nm 以下制程的近期进展
当前焦点与观察点
当前围绕 10nm 以下的讨论已从“能不能做到”转向“是否划算”。先进节点成本高企：有报告称 1b DRAM 晶圆每平方毫米成本较台积电 N2 溢价 54%，反映存储端微缩同样面临经济性压力。同时，光刻与封装路线出现分化——SK 海力士计划在 2028 年将 High NA EUV 用于 DRAM 量产，并推动 1c nm 有望在 2027 年初成为其第一大 DRAM 工艺；而气压式纳米压印等低成本方案则以 DUV 光刻约十分之一的成本切入光芯片等细分市场。对观察者而言，2027—2028 年是多个节点（英特尔 14A、格罗方德 7nm 级 FD-SOI、海力士 High NA EUV）的关键验证期，工艺路线能否兼顾性能与成本，将决定 10nm 以下竞赛的最终格局。