CFET（互补场效应晶体管）是一种将 NMOS 与 PMOS 晶体管垂直堆叠在同一 fins 上的新型晶体管架构，被视为继 FinFET、GAA 纳米片之后延续摩尔定律的关键候选技术。与现有平面排布不同，CFET 通过 3D 堆叠把逻辑单元占用面积进一步压缩，当前处于研发与早期定义阶段，英特尔、IBM、imec 及主要晶圆厂均将其列入下一代制程路线图。目前业界尚无 CFET 量产节点，围绕器件集成顺序、散热与 2D 材料沟道的探索正在密集展开。
CFET 的近期研发进展
CFET 当前的焦点与观察点
目前围绕 CFET 的讨论集中在三个方向：一是集成顺序之争，即“先做 NMOS 再做 PMOS”的顺序工艺与两端同步自对准工艺的取舍，泛林的 SA-CFET 属于后者方向；二是沟道材料的选择，硅沟道仍是近期主路径，但 MoS2 等二维材料因在极薄尺寸下迁移率更稳定，被看作 CFET 走向更远节点的备选，其从实验室走向 300mm 晶圆验证是重要信号；三是热管理与制造成本，垂直堆叠带来的散热压力和工艺复杂度，是决定 CFET 何时能进入量产节点（业界多指向 2030 年前后）的核心变量。对于关注先进制程的读者，IBM 2027 年的 7A 研发 PDK 和各大厂商在 IEDM 等会议上的器件数据，是接下来值得持续跟踪的节点。