42nm 是半导体制造中一个成熟制程节点，指芯片晶体管栅极特征尺寸约 42 纳米的工艺水平，属于中段成熟工艺，广泛用于电源管理、显示驱动、物联网与车载芯片等产品。虽然先进制程已推进至 2nm 附近，但 42nm 及相邻节点因良率高、成本低、生态成熟，仍在全球晶圆产能中占据重要份额，是成熟制程竞争的典型代表。
42nm 之外：先进工艺的路线图仍在延展
尽管 42nm 属于成熟节点，行业对更远未来的规划依然激进。据 imec 公布的芯片技术路线图，0.3nm 工艺制程有望在 2038 年实现，这意味着晶体管微缩将持续推进三十余年，届时将依赖 CFET（互补场效应晶体管）、2D 材料等全新器件结构。详见 2038 年有望实现 0.3nm 工艺制程，imec 公布芯片技术路线图。
在器件结构创新方面，泛林集团（Lam Research）提出了 SA-CFET 架构方案，其仿真结果显示 SRAM 单元面积较台积电 N3 工艺缩小 52.7%。CFET 被视为延续摩尔定律的关键路线之一，若能落地，将影响 2nm 之后的存储与逻辑单元设计。详见 泛林集团提出 SA-CFET 架构，SRAM 单元面积较 N3 缩小 52.7%。
材料层面也有突破：imec 联手台积电、ASML 在 300mm 晶圆上完成了 50nm 栅距的 2D 材料晶体管验证，标志着二维材料晶体管从实验室走向工业级验证阶段。详见 2D 材料晶体管告别实验室：imec 联手台积电、ASML 实现 50nm 栅距 300mm 晶圆验证。
当前焦点与观察点
对 42nm 这类成熟节点而言，行业关注的不是极致微缩，而是成本、产能与供应链安全。随着先进制程研发投入飙升，越来越多模拟、射频和嵌入式应用停留在成熟节点，各区域也在扩充 28nm 至 55nm 区间的产能。
而先进制程侧的焦点集中在三点：CFET 等新架构能否兑现面积与功耗收益、2D 材料能否解决接触电阻与量产兼容问题，以及设备厂商在自对准等关键工艺上的话语权。从 imec 的路线图看，42nm 所代表的传统平面/早期 FinFET 时代已成历史，但它的量产经验与成本模型，仍是评估新技术可行性的基准。